台湾专利TW201324700A 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明係有關於一種包含支撐版、無芯增層電路以及內建電子元件之三維半導體組裝板。該支撐板包含一凸塊、一凸緣層、一加強層及設於該凸塊中之一穿孔。該內建電子元件延伸進入該穿孔並電性連結至該增層電路。該增層電路自該凸緣層與該內建電子元件延伸，並提供該內建電子元件之訊號路由。該支撐板提供該無芯增層電路之機械支撐力、接地/電源面及散熱裝置。
公开号:TW201324700A
申请号:TW101139751
申请日:2012-10-26
公开日:2013-06-16
发明作者:Charles W C Lin；Chia-Chung Wang
申请人:Bridge Semiconductor Corp；
IPC主号:H01L23-00

专利说明:
具有凸塊/凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
本發明係關於一種半導體組裝板，尤指一種三維半導體組裝板，其包含凸塊/凸緣層為主的支撐板、無芯增層電路及內建電子元件。
當增層電路層設於一厚芯覆銅箔層壓板(Copper Clad Laminate,CCL)之雙表面時，高效能三維半導體組體一般包含：與一高密度連線基板相接之中介層。由厚環氧樹脂浸膠玻璃纖維(thick epoxy-resin-impregnated glass fiber)所製成之該層壓板核心，其係用以提供全板之機械剛性。
圖1係為一傳統三維覆晶組體之剖視圖，依照先前技術，其中一層壓核心係封入一高密度連線基板13中，且一中介層15係設置在該高密度連線基板13上，以作為一預設覆晶17之連接媒介。參照圖1，該高密度連線基板13包括一核心層131、一上下式增層電路132、層間連接區133(微孔)及一鍍通孔134，該鍍通孔134係連接設置於該核心層131兩側之增層電路132。
近年來，電子裝置之趨勢，如行動上網裝置(MIDs)、多媒體裝置及筆記型電腦筆記本之需求係為更快、更輕之設計。於一般訊號之頻帶中，電路路徑越短，訊號完整性越佳。因此，為了促進電子裝置之訊號傳導特性，必須降低層間連接區之尺寸，如基板中微孔和鍍通孔(PTH)之直徑。一般在芯覆銅箔層壓板中的鍍通孔係經由機械式CNC鑽孔機所形成，而為了增加電線密度需減少鍍通孔之直徑，藉此，常有嚴重的技術限制且耗費較大。因此，用於封裝基板之無芯基板可使裝置具有較薄、較輕及較快之設計。然而，由於無芯板不具有提供所需撓曲剛性之核心層，與具有核心層之傳統板相比，無芯板在熱壓下更容易受到彎曲變形問題影響。
此外，核心層係一般設計作為接地/電源面連同散熱裝置之目的，而移除核心層之無芯增層電路，對該半導體裝置之電效能和熱效能可能會有不利的影響，尤其是在元件進行高頻率傳輸或接收的時候。
Chen等人之美國專利案號7,435,618、Cho之美國專利案號7,517,730、Chen之美國專利案號7,626,270、Lin等人之美國專利案號7,754,598、Muthukumar之美國專利案號7,851,269及Cho之美國專利案號7,981,728揭露了多種形成具有訊號傳導特性之無芯基板之方法，該無芯基板是藉由避免芯板在核心中具有內通孔，以改善訊號傳導特性。由於典型的絕緣材料係為一環氧樹脂或聚亞醯胺之薄介電層，即使結合浸膠玻璃纖維，上述材料對於支撐半導體組體所需之機械剛性仍有疑慮，且該組體常因彎曲變形問題而使良率損失偏高。
Nakamura等人之美國專利案號7,164,198及Chen之美國專利號7,586,188揭示了一種無芯封裝基板，其中如固體金屬塊或陶瓷基板之加固層(re-enforcement)或加強層(stiffener)係設置於該無芯基板之表面，並具有一開口以容納半導體晶片組。就此而言，該加固層之目的係在於提供無芯增層電路足夠地支撐，以防彎曲變形。雖然創造出一支撐平台可解決彎曲變形問題，蝕刻一厚金屬塊或於該薄增層電路上設置一加強層係過於費工，且會造成許多良率下降之問題，例如：因厚金屬塊被過度蝕刻、或凹穴之接合材料被犧牲而導致邊界線不易控制，進而使無芯基板之接觸墊受到汙染。此外，由於加強層與無芯增層電路間產生側向位移、空隙及打線不均的現象，難以將加強層精準對位至增層基板中。據此，該組體會有良率損失偏高、可靠度低及成本過高之問題。
Towel等人之美國專利案號6,555,906、Ou等人之美國專利案號6,750,397及Chia之美國專利案號8,058,723揭露了一種組體，其係於形成增層電路之前，先將半導體晶片容置於一金屬支撐架(如：金屬塊)之凹穴內。由於金屬塊中之凹穴係經由蝕刻、微加工或磨除部份材料而形成，故其主要缺點包括產量偏低。此外，金屬塊之凹穴尺寸及深度控制不均，會造成產量低之問題，故不適合大量生產。再者，一旦移除該金屬支撐架，該組體將再次彎曲變形，而界面處的空隙和裂痕皆可能對可靠度造成嚴重影響。
Walk之美國專利案號7,042,077及Yamasaki等人之美國專利案號7,161,242揭露了一種三維組體，其中一中介層係設置於一具有基材加強之無芯基板。與其他先前技術相同，設置該加強基底係會導致嚴重的產量及可靠度問題。
綜觀現今可用於高I/O及高效能半導體裝置之三維封裝結構之各種發展狀態及其限制，目前亟需一種無芯封裝組裝板，其可提供優異的訊號完整性、良好的散熱性、低彎曲變形程度並維持低製備成本。
本發明係提供一種半導體組裝板，其包括一支撐板、一無芯增層電路及一內建電子元件。
在本發明之較佳實施例中，該支撐板包括一凸塊和一凸緣層；該凸塊定義出一穿孔。該內建電子元件延伸進入該穿孔，並電性連結至該無芯增層結構，及被該凸塊側向包圍。該無芯增層電路自該凸緣層及該內建電子元件延伸，並提供該內建電子元件之訊號路由。該支撐板可提供該無芯增層電路之機械支撐力、接地/電源面及散熱裝置。
根據本發明，該支撐板包括一凸塊、一凸緣層、一黏著層及一穿孔，其中(i)該凸塊鄰接該凸緣層並與該凸緣層一體成型，且自該凸緣層朝一第一垂直方向延伸；(ii)該凸緣層自該凸塊朝垂直於該第一垂直方向之側面方向側向延伸；(iii)該穿孔延伸進入該凸塊，且由該凸塊之一側壁側向覆蓋該穿孔；以及(iv)該黏著層包含一開口，且該凸塊延伸進入該開口，及該黏著層接觸該凸塊及該凸緣層，並自該凸塊側向延伸至該組裝板之外圍邊緣。
該黏著層可側向覆蓋、包圍且同形被覆該凸塊之一側壁，且於鄰接該凸緣層處具有一第一厚度(於第一/第二垂直方向)、及於鄰接該凸塊處具有一第二厚度(垂直於該第一/第二垂直方向之側面方向)，其係與該第一厚度不同。
該凸塊及該凸緣層可由任何金屬材料製成。例如，該凸塊及該凸緣層可必須由銅、鋁、或銅/鎳/鋁所組成。該凸塊及該凸緣層亦可由經鍛燒的銅、鋁、或銅/鎳/鋁核心所組成，並設置由金、銀及/或鎳所組成之表面接點。
該內建電子元件係包括一或多個第一接觸墊及一或多個第二接觸墊，可延伸進入該穿孔並機械性連結至該凸塊。因此，該內建電子元件可設置於該穿孔內、或延伸至該穿孔之內外側。任何情況下，凸塊於側面方向包圍該電子裝置，以及該內建電子元件之該第一接觸墊係透過該穿孔而朝該第一垂直方向顯露。據此，該內建電子元件可更包括一或多個如貫穿孔之連接單元，其係電性連結面朝該第一垂直方向之該第一接觸墊與面朝該第二垂直方向之該第二接觸墊。
接續設置之增層電路可包括一第一介電層及一或多個第一導線。例如，該第一介電層自該內建電子元件及該凸緣層朝該第二垂直方向延伸，並可延伸至該組裝板之外圍邊緣。據此，該凸塊及該凸緣層可設置於該黏著層與該第一介電層之間。
該第一介電層係包括一或多個第一盲孔，其係鄰接該內建電子元件之該第二接觸墊，且可選擇性地鄰接該凸緣層以用於接地。一或多個第一導線係設置於該第一介電層上(例如：自該第一介電層朝該第二垂直方向延伸，並於該第一介電層上側向延伸)，且朝該第一垂直方向延伸進入該第一盲孔，以提供該內建電子元件之該第二接觸墊之訊號路由，及選擇性地電性連結該凸緣層。尤其，該第一導線可直接接觸該第二接觸墊，以提供該內建電子元件之訊號路由，故該內建電子元件及該內建電路間之電性連結可無焊墊存在。
若需要額外的訊號路由，接續設置之增層電路可包括另一介電層、另一盲孔層、及另一導線層。例如：該增層電路可更包括一第二介電層、一或多個第二盲孔及一或多個第二導線。其中，該設置有一或多個第二盲孔之該第二介電層係設置於該第一介電層及該第一導線上(例如：自該第一介電層及該第一導線朝該第二垂直方向延伸)，並可延伸至該組裝板之外圍邊緣；該第二盲孔係鄰接該第一導線；一或多個第二導線係設置於該第二介電層上(例如：自該第二介電層朝該第二垂直方向延伸，並於該第二介電層上側向延伸)，且朝該第一垂直方向延伸進入該第二盲孔，以電性連結該第一導線。此外，該第一盲孔及該第二盲孔可具有相同尺寸，且該第一介電層、該第一導線、該第二介電層及該第二導線可具有平坦之延伸表面，其係面向該第二垂直方向。
該增層電路可包括一或多個端子焊墊，以提供電性連結下一層組體或另一電子元件，如：半導體晶片、塑膠封裝或另一半導體組體。該端子焊墊朝該第二垂直方向延伸至該第一導線或超出該第一導線，且該端子焊墊包含一顯露的接觸面，其係面朝該第二垂直方向；例如：該端子焊墊可鄰接該第二導線並與該第二導線一體成型。此外，該第一導線與該第二導線可提供該端子焊墊與該內建電子元件之接觸墊，其中該接觸墊係設置於該凸塊之該穿孔處。藉此，該電性接觸(例如：該內建電子元件之第一接觸墊與該增層電路之端子焊墊)可電性連結彼此，並設置於面朝相反垂直方向之相反表面，使該組裝板可用於一三維半導體組體。
另一方面，本發明之支撐板可更包括一具有通孔之加強層，該凸塊延伸進入該黏著層之開口及該加強層之通孔，並與該加強層保持距離。該黏著層接觸該凸塊、該凸緣層及該加強層，且設置於該凸塊與該加強層間、及該凸緣層與該加強層間，並自該凸塊側向延伸至該組裝板之外圍邊緣。在任何情況下，該黏著層可設於該凸緣層與該加強層之間並延伸進入該凸塊與該加強層間之缺口，故該黏著層可於鄰接該凸緣層處且具有一第一厚度(於該第一/第二垂直方向)、及於鄰接該凸塊處且具有一第二厚度(垂直於該第一/第二垂直方向之側面方向)，其係與該第一厚度不同。該加強層可延伸至該組裝板之外圍邊緣，並由如芯覆銅箔層壓板之有機材料所製成；該加強層亦可由金屬材料或導熱性材料(如氧化鋁(Al₂O₃)、氮化鋁(AlN)、氮化矽(SiN)、矽(Si)等)所製成。或者，該加強層可為單層結構或多層結構，如電路板、多層陶瓷板、或基板和導電層組成之層壓結構。
該內建電子元件可設置於該開口及該通孔之空間內，並於該穿孔處機械性連結至該凸塊。例如，該內建電子元件可設置於該穿孔，且該增層電路可延伸至該穿孔內部及外側。此外，該第一介電層可延伸進入該內建電子元件之外圍邊緣與該凸塊間之缺口，使該內建電子元件可藉由該第一介電層機械性連結至該凸塊。或者，該內建電子元件和該凸塊間之缺口可使用一固晶材料填滿，故該第一介電層無需延伸進入該缺口，該內建電子元件可藉由該固晶材料機械性連結至該凸塊。再者，當該內建電子元件設置於該穿孔內部及其於第二垂直方向之入口下方，該第一導線可更延伸貫穿該第一盲孔而進入該穿孔。該內建電子元件可為矽、玻璃或陶瓷中介層或半導體晶片。或者，該內建電子元件可為一包含半導體晶片之三維封裝結構。
該凸塊可與該凸緣層一體成型，接觸並分隔該黏著層及該增層電路、設置於該黏著層及該增層電路之間、並與該黏著層及該增層電路保持距離。例如，凸塊與凸緣層可為單一金屬體，或於界面處包含單一金屬體，其中該單一金屬體可為銅。該凸塊可包含一鄰接凸緣層及該凸塊側壁之第一彎折角，且其係自該凸塊側壁朝向該凸緣層彎曲。除此之外，該凸塊可更包括一鄰接該凸塊側壁之第二彎折角，其係以第一垂直方向設於該內建電子元件下方，並自該凸塊側壁朝向該穿孔彎曲。該第二彎折角與該黏著層可於面對第一垂直方向之一表面處呈共平面。此外，該凸塊可更包括一底板，其係鄰接並自該第二彎折角朝與該凸緣層相反之側面方向側向延伸；且該底板具有一開口，其係與該穿孔對齊並顯露該第一接觸墊。該凸塊亦可具有沖壓之不規則厚度特性。此外，該凸塊於凸緣層處之直徑或尺寸可大於該凸塊於與凸緣層相反之表面處之直徑或尺寸。例如，該凸塊可呈平頂錐柱形或金字塔形，其直徑或尺寸沿著第二垂直方向遞增。據此，由於黏著層朝第一垂直方向延伸進入凸塊與加強層間之缺口，故鄰接凸塊處之黏著層厚度呈遞增趨勢。該凸塊亦可為直徑固定之圓柱形。據此，黏著層於凸塊與加強層間之缺口處可具有固定厚度。
凸塊之穿孔於第二垂直方向處之直徑或尺寸可大於該穿孔於第一垂直方向處之直徑或尺寸。例如，該穿孔於該由凸塊側壁所側向覆蓋之區域可呈平頂錐柱形或金字塔形，該穿孔直徑或尺寸沿著第二垂直方向遞增。或者，該穿孔於該由凸塊側壁所側向覆蓋之區域亦可為一直徑固定之圓柱形。該穿孔之入口亦可具有圓形、正方形或矩形之周緣。該穿孔亦可具有與凸塊相符之形狀、延伸進入該開口及該通孔、於垂直方向貫穿該凸塊、及於側面方向延伸跨越該凸塊之大部份。
該凸緣層可位於增層電路與黏著層間，接觸增層電路和黏著層，分隔增層電路和黏著層並使其保持距離。該凸緣層亦可具有圓形、正方形或矩形之周緣。此外，該凸緣層可與組裝板之外圍邊緣保持距離或延伸至組裝板之外圍邊緣。
本發明另提供一種三維半導體組件，其中半導體元件如晶片，可電性連結該內建電子元件之第一接觸墊。該半導體元件可藉由多種連接媒介(包括：金凸塊或錫凸塊)，以電性連結穿孔顯露處之該第一接觸墊。
該組體可為第一級或第二級單一晶片或多晶片裝置。例如，該組體可為包含單一晶片或多枚晶片之第一級封裝體。或者，該組體可為包含單一封裝體或多個封裝體之第二級模組，其中每一封裝體可包含單一晶片或多枚晶片。
本發明具有多項優點。包括該凸塊、該凸緣層及該黏著層之該支撐板，其可提供該內建電子元件及該增層電路之電源/接地面、散熱裝置及堅固之機械支撐力。該加強層可提升該支撐板之機械支撐力。該組裝板及使用其之半導體組體係為可靠、價格平實且極適合量產。與於高I/O元件間提供中介層、及具有核心層之高密度連接基板之習知技術相比，本發明可大幅提升電效能、並可藉由使用無芯增層電路減少產品厚度。
本發明之上述及其他特徵與優點將於下文中藉由各種較佳實施例進一步加以說明。
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭。《實施例1》
圖2A及2B為本發明一實施例之凸塊與凸緣層製作方法剖視圖，而圖2C及2D分別為圖2B之俯視圖及仰視圖。
圖2A為金屬板10之剖視圖，金屬板10包含相對之主要表面12及14。圖示之金屬板10係厚度為100微米之銅板。銅具有可撓性佳及低成本等優點。金屬板10可由多種金屬製成，如銅、鋁、合金42、鐵、鎳、銀、金、其混合物及其合金。
圖2B、2C及2D分別為金屬板10形成凸塊16、凸緣層18及凹穴20後之剖視圖、俯視圖及仰視圖。凸塊16及凹穴20係由金屬板10以機械方式沖壓而成。因此，凸塊16為金屬板10受沖壓之部份，而凸緣層18則為金屬板10未受沖壓之部份。
凸塊16鄰接凸緣層18，並與凸緣層18一體成型，且自凸緣層18朝向下方向延伸。凸塊16包含彎折角22及24、漸縮側壁26與底板28。彎折角22及24係因沖壓作業而彎折。彎折角22鄰接凸緣層18與漸縮側壁26，而彎折角24則鄰接漸縮側壁26與底板28。漸縮側壁26係朝向上方向往外延伸，而底板28則沿著垂直於向上及向下方向之側面方向(如左、右)延伸。因此，凸塊16呈平頂金字塔形(類似一平截頭體)，其直徑自凸緣層18處朝底板28向下遞減，亦即自底板28處朝凸緣層18向上遞增。凸塊16之高度(相對於凸緣層18)為300微米，於凸緣層18處之尺寸為11微米×9微米，於底板28處之尺寸則為10.5微米×8.5微米。此外，凸塊16因沖壓作業而具有不規則之厚度。例如，因沖壓而拉長之漸縮側壁26較底板28為薄。為便於圖示，凸塊16在圖中具有均一厚度。
呈平坦狀之凸緣層18係沿側面方向自凸塊16側向延伸，其厚度為100微米。
凹穴20係面朝向上方向，且延伸進入凸塊16，並由凸塊16從向下方向覆蓋。凹穴20於凸緣層18處設有一入口。此外，凹穴20之形狀與凸塊16相符。因此，凹穴20亦呈平頂金字塔形(類似一平截頭體)，其直徑自其位於凸緣層18之入口處朝底板28向下遞減，亦即自底板28處朝其位於凸緣層18之入口向上遞增。再者，凹穴20沿垂直及側面方向延伸跨越凸塊16之大部份，且凹穴20之深度為300微米。
圖3A及3B為本發明一實施例之黏著層製作方法剖視圖，而圖3C及3D分別為圖3B之俯視圖及仰視圖。
圖3A為黏著層30之剖視圖，其中黏著層30為乙階(B-stage)未固化環氧樹脂之膠片(預浸片)，其為未經固化及圖案化之片體，厚150微米。
黏著層30可為多種有機或無機電性絕緣體製成之各種介電膜或膠片(預浸片)。例如，黏著層30起初可為一膠片(預浸片)，其中樹脂型態之熱固性環氧樹脂摻入一加強材料後部份固化至中期。所述環氧樹脂可為FR-4，但其他環氧樹脂(如多官能與雙馬來醯亞胺-三氮雜苯(BT)樹脂等)亦適用。在特定應用中，亦適用氰酸酯、聚醯亞胺及聚四氟乙烯(PTFE)。該加強材料可為電子級玻璃(E-glass)，亦可為其他加強材料，如高強度玻璃(S-glass)、低誘電率玻璃(D-glass)、石英、克維拉纖維(kevlar aramid)及紙等。該加強材料也可為織物、不織布或無方向性微纖維。可將諸如矽(研粉熔融石英)等填充物加入膠片(預浸料)中，以提升導熱性、熱衝擊阻抗力與熱膨脹匹配性。可利用市售預浸材，如美國威斯康辛州奧克萊W.L.Gore & Associates之SPEEDBOARD C膠片(預浸料)即為一例。
圖3B、3C及3D分別為具有開口32之黏著層30剖視圖、俯視圖及仰視圖。開口32為貫穿黏著層30且尺寸為11.1微米×9.1微米之窗口。開口32係以機械方式撃穿該膠片(預浸料)而形成，但亦可以其他技術製作，如雷射切割等。
圖4A及4B為本發明一實施例之層壓結構製作方法剖視圖，而圖4C及4D分別為圖4B之俯視圖及仰視圖。
圖4A係一加強層33之剖視圖，其包含基板34及導電層36。舉例說明，基板34可為厚度150微米之玻璃-環氧樹脂材料，而與基板34接觸、壓合且延伸於基板34上方之導電層36可為未經圖案化且厚度30微米之銅板。
圖4B、4C及4D分別為具有通孔40之加強層33剖視圖、俯視圖及仰視圖。通孔40為一窗口，其貫穿加強層33且尺寸為11.1微米×9.1微米。通孔40係以機械方式撃穿基板34與導電層36而形成，但亦可以其他技術製作，如雷射切割等。開口32與通孔40具有相同尺寸。此外，開口32與通孔40可以相同之沖頭在同一沖床上透過相同方式形成。
基板34在此繪示為一單層介電結構，但加強層33亦可為一電性互連體，如多層印刷電路板或多層陶瓷板。據此，加強層33可包含內嵌電路層。
圖5A至5E為本發明一實施例之支撐板製作方法剖視圖，如圖5E所示，該導熱板包含凸塊16、凸緣層18、黏著層30及加強層33。
圖5A及5B中之結構係呈凹穴向下之倒置狀態，以便於用重力將黏著層30及加強層33設置於凸緣層18上，而圖5C至5E中之結構依舊維持凹穴向下。之後，圖6A至6I中之結構則再次翻轉至如圖2A至2D所示之凹穴向上狀態。簡言之，凹穴20在圖5A至5E中朝下，而在圖6A至6I中則朝上。儘管如此，該結構體之相對方位並未改變。無論該結構體是否倒置、旋轉或傾斜，凹穴20始終面朝第二垂直方向，並在第一垂直方向上由凸塊16覆蓋。同樣地，無論該結構體是否倒置、旋轉或傾斜，凸塊16皆是朝第二垂直方向延伸至加強層33外，並自凸緣層18朝第一垂直方向延伸。因此，第一與第二垂直方向係相對於該結構體而定向，彼此始終相反，且恆垂直於前述之側面方向。
圖5A為黏著層30設置於凸緣層18上之結構剖視圖。黏著層30係下降至凸緣層18上，使凸塊16向上插入並貫穿開口32，最終則使黏著層30接觸並定位於凸緣層18。較佳為，凸塊16插入且貫穿開口32後係對準開口32且位於開口32內之中央位置而不接觸黏著層30。
圖5B為加強層33設置於黏著層上之結構剖視圖。將加強層33下降至黏著層30上，使凸塊16向上插入通孔40，最終則使加強層33接觸並定位於黏著層30。
凸塊16在插入(但並未貫穿)通孔40後係對準通孔40且位於通孔40內之中央位置而不接觸基板34。因此，凸塊16與加強層33之間具有一位於通孔40內之缺口42。缺口42側向環繞凸塊16，同時被加強層33側向包圍。此外，開口32與通孔40係相互對齊且具有相同尺寸。
此時，加強層33係安置於黏著層30上並與之接觸，且延伸於黏著層30上方。凸塊16延伸通過開口32後進入通孔40。凸塊16較導電層36之頂面低30微米，且透過通孔40朝向上方向顯露。黏著層30接觸凸緣層18與基板34且介於該兩者之間。黏著層30接觸基板34但與導電層36保持距離。在此階段，黏著層30仍為乙階(B-stage)未固化環氧樹脂之膠片(預浸料)，而缺口42中則為空氣。
圖5C為黏著層30流入缺口42中之結構剖視圖。黏著層30經由施加熱及壓力而流入缺口42中。在此圖中，迫使黏著層30流入缺口42之方法係對導電層36施以向下壓力及/或對凸緣層18施以向上壓力，亦即將凸緣層18與基板34相對壓合，藉以對黏著層30施壓；在此同時亦對黏著層30加熱。受熱之黏著層30可在壓力下任意成形。因此，位於凸緣層18與加強層33間之黏著層30受到擠壓後，改變其原始形狀並向上流入缺口42。凸緣層18與加強層33持續朝彼此靠合，直到黏著層30填滿缺口42為止。此外，黏著層30仍位於凸緣層18與基板34之間，且持續填滿凸緣層18與加強層33間縮小之間隙。
舉例說明，可將凸緣層18及導電層36設置於一壓合機之上、下壓台(圖未示)之間。此外，可將一上擋板及上緩衝紙(圖未示)夾置於導電層36與上壓台之間，並將一下擋板及下緩衝紙(圖未示)夾置於凸緣層18與下壓台之間。以此構成之疊合體由上到下依次為上壓台、上擋板、上緩衝紙、基板34與導電層36、黏著層30、凸緣層18、下緩衝紙、下擋板及下壓台。此外，可利用從下壓台向上延伸並穿過凸緣層18對位孔(圖未示)之工具接腳(圖未示)，將此疊合體定位於下壓台上。
而後，將上、下壓台加熱並彼此靠合，藉此對黏著層30加熱並施壓。擋板可將壓台之熱分散，使熱均勻施加於凸緣層18與加強層33乃至於黏著層30。緩衝紙則將壓台之壓力分散，使壓力均勻施加於凸緣層18與加強層33乃至於黏著層30。起初，加強層33接觸並向下壓合至黏著層30上。隨著壓台持續動作與持續加熱，凸緣層18與加強層33間之黏著層30受到擠壓並開始熔化，因而向上流入缺口42，並於通過基板34後抵達導電層36。例如，未固化環氧樹脂遇熱熔化後，被壓力擠入缺口42中，但加強材料及填充物仍留在凸緣層18與加強層33之間。黏著層30在通孔40內上升之速度大於凸塊16，終至填滿缺口42。黏著層30亦上升至略高於通孔40之位置，並在壓台停止動作前，溢流至凸塊16頂面及導電層36頂面。若膠片(預浸片)厚度略大於實際所需厚度便可能發生上述狀況。如此一來，黏著層30便在凸塊16頂面及導電層36頂面形成一覆蓋薄層。壓台在觸及凸塊16後停止動作，但仍持續對黏著層30加熱。
黏著層30於缺口42內向上流動之方向如圖中向上粗箭號所示，凸塊16與凸緣層18相對於基板34之向上移動如向上細箭號所示，而基板34相對於凸塊16與凸緣層18之向下移動則如向下細箭號所示。
圖5D為黏著層30已固化之結構剖視圖。
舉例說明，壓台停止移動後仍持續夾合凸塊16與凸緣層18並供熱，藉此將已熔化而未固化之乙階(B-stage)環氧樹脂轉換為丙階(C-stage)固化或硬化之環氧樹脂。因此，環氧樹脂係以類似習知多層壓合之方式固化。環氧樹脂固化後，壓台分離，以便將結構體從壓合機中取出。
固化之黏著層30可在凸塊16與加強層33之間以及凸緣層18與加強層33之間提供牢固之機械性連結。黏著層30可承受一般操作壓力而不致變形損毀，遇過大壓力時則僅暫時扭曲。再者，黏著層30可吸收凸塊16與加強層33之間以及凸緣層18與加強層33之間的熱膨脹不匹配。
在此階段，凸塊16與導電層36大致共平面，而黏著層30與導電層36則延伸至面朝向上方向之頂面。例如，凸緣層18與加強層33間之黏著層30厚度為120微米，較其初始厚度150微米減少30微米；亦即凸塊16在通孔40中升高30微米，而加強層33則相對於凸塊16下降30微米。凸塊16之高度300微米基本上等同於導電層36(30微米)、基板34(150微米)與下方黏著層30(120微米)之結合高度。此外，凸塊16仍位於開口32與通孔40內之中央位置並與加強層33保持距離，而黏著層30則填滿凸緣層18與加強層33間之空間並填滿缺口42。黏著層30在缺口42內延伸跨越加強層33。換言之，缺口42中之黏著層30係朝向上方向及向下方向延伸並跨越缺口42外側壁之加強層33厚度。黏著層30亦包含缺口42上方之薄頂部份，其接觸凸塊16之頂面與導電層36之頂面，並在凸塊16上方延伸10微米。
圖5E為研磨移除凸塊16、黏著層30及導電層36頂部後之結構剖視圖。例如，利用旋轉鑽石砂輪及蒸餾水處理結構體之頂部。起初，鑽石砂輪僅對黏著層30進行研磨。持續研磨時，黏著層30則因受磨表面下移而變薄。最後，鑽石砂輪將接觸凸塊16與導電層36(不一定同時接觸)，因而開始研磨凸塊16與導電層36。持續研磨後，凸塊16、黏著層30及導電層36均因受磨表面下移而變薄。研磨持續至去除所需厚度為止。之後，以蒸餾水沖洗結構體去除污物。
上述研磨步驟將黏著層30之頂部磨去20微米，將凸塊16之頂部磨去10微米，並將導電層36之頂部磨去10微米。厚度減少對凸塊16或黏著層30均無明顯影響，但導電層36之厚度卻從30微米大幅縮減至20微米。於研磨後，凸塊16、黏著層30及導電層36會於基板34上方面朝向上方向之平滑拼接側頂面上呈共平面。
於此階段中，如圖5E所示，支撐板101包括凸塊16、凸緣層18、黏著層30及加強層33。凸塊16於彎折角22處與凸緣層18鄰接，並自凸緣層18朝向上方向延伸，且與凸緣層18一體成型。凸塊16進入開口32及通孔40，並位於開口32與通孔40內之中央位置。此外，凸塊16之頂部與黏著層30之鄰接部份呈共平面。凸塊16與加強層33保持距離，並呈尺寸沿向下延伸方向遞增之平頂金字塔形。
凹穴20面朝向下方向，並延伸進入凸塊16、開口32及通孔40，且始終位於凸塊16、開口32及通孔40內之中央位置。此外，凸塊16於向上方向覆蓋凹穴20。凹穴20具有與凸塊16相符之形狀，且沿垂直及側面方向延伸跨越凸塊16之大部份，並維持平頂金字塔形，其尺寸自位於凸緣層18處之入口向上遞減。
凸緣層18自凸塊16側向延伸，同時延伸於黏著層30、加強層33、開口32與通孔40下方，並與黏著層30接觸，但與加強層33保持距離。
黏著層30在缺口42內與凸塊16及加強層33接觸，並位於凸塊16與加強層33之間，同時填滿凸塊16與加強層33間之空間。此外，黏著層30在缺口42外則與加強層33及凸緣層18接觸。黏著層30沿側面方向覆蓋且包圍凸塊16之漸縮側壁26，並自凸塊16側向延伸至組體外圍邊緣並固化。據此，黏著層30於鄰接凸緣層18處具有第一厚度T1，而於鄰接凸塊16處具有第二厚度T2，其中第一厚度T1與第二厚度T2不同。亦即，凸緣層18與加強層33間垂直方向上之距離D1，不同於凸塊16與加強層33間側面方向上之距離D2。此外，當黏著層30延伸離開凸緣層18而進入凸塊16與加強層33間之缺口42時，由於凸塊16朝凸緣層18延伸時之尺寸呈遞增狀態，故黏著層30於鄰接凸塊16處之厚度亦呈現遞增趨勢。支撐板101可藉由單一凸塊或多個凸塊來容納多個半導體元件(如中介層及晶片)，而非僅可容納單一半導體元件。因此，可將多個半導體元件設置於單一凸塊上，或將半導體元件分別設置於不同凸塊上。
若欲在支撐板101上形成複數個凸塊以容納複數個半導體元件，則可在金屬板10上沖壓出額外之凸塊16，並調整黏著層30以包含額外之開口32，同時調整加強層33以包含額外之通孔40。
圖6A至6L為本發明一實施例之包含支撐板、內建電子元件及增層電路之組裝板製作方法剖視圖。
如圖6L所示，半導體組體100包括支撐板101、內建電子元件110、增層電路201及防焊層301。內建電子元件110包括第一表面111、相對於第一表面111之第二表面112、位於第一表面111之第一接觸墊114、位於第二表面112之第二接觸墊115、及貫穿孔(圖未示)，其電性連結第一接觸墊114及第二接觸墊115。內建電子元件110可為矽中介層或陶瓷中介層，其包含自第一接觸墊114之細節距至第二接觸墊之粗節距成扇形散開之跡線圖案。支撐板101包括凸塊16、凸緣層18、黏著層30、加強層33、被覆層60及穿孔21。該穿孔21延伸貫穿凸塊16及被覆層60，並自第一垂直方向顯露內建電子元件110，且由凸塊16之漸縮側壁26側向覆蓋。增層電路201包括第一介電層211、第一導線241、第二介電層261及包含端子焊墊341之第二導線291。
圖6A為圖5E反轉後之支撐板101剖視圖。
圖6B為支撐板101藉由膜113將內建電子元件110設置於凸塊16上之剖視圖。將於第一表面111上包含有第一接觸墊114及於第二表面112上包含有第二接觸墊115之內建電子元件110下降至凹穴20中以固定之，最終則使內建電子元件110經由膜113定位至凸塊16上。詳細而言，凸塊116從下方覆蓋內建電子元件110，並提供用於容置內建電子元件110之凹形空間。膜113會與凸塊16及內建電子元件110接觸，並夾置於凸塊16與內建電子元件110之間。
膜113係設置於內建電子元件110之第一表面111，接著利用一抓取頭及一自動化圖案辨識系統，以步進重複之方式將內建電子元件110以第一表面111放置於凸塊116內。內建電子元件110之厚度為275微米，膜113之厚度為20微米，因此，內建電子元件110與下方膜113之結合高度為295微米，此高度較凹穴20之深度(300微米)少5微米。內建電子元件110之長度為10微米、寬度為8微米。
接著，於支撐板101及內建電子元件110上形成增層電路，其步驟如下所述。
圖6C為具有第一介電層211之結構剖視圖。第一介電層211(如環氧樹脂、玻璃-環氧樹脂、聚醯亞胺及其類似材料)係設置於內建電子元件第二表面112、第二接觸墊115、凸塊16及凸緣層18上。第一介電層211延伸進入凹穴20並填滿凹穴20中之剩餘空間，且朝下方延伸至內建電子元件第一表面111外，俾於凹穴20內與凸塊16、內建電子元件110及膜113接觸，並於凹穴20內夾置於凸塊16與內建電子元件110之間。第一介電層211亦於凹穴20外與凸緣層18接觸，並與黏著層30保持距離。第一介電層211可藉由各種技術來製作，其包括壓合、輥輪塗佈、旋轉塗佈及噴塗沉積法。於沉積前，可對第一介電層211進行電漿蝕刻，或使用附著力促進劑(圖未示)塗佈第一介電層211，以提高黏著力。在此，第一介電層211可具有約50微米之厚度。
圖6D為第一介電層211形成有第一盲孔221之結構剖視圖。第一盲孔221係穿過第一介電層211，且對準並顯露接觸墊114及凸緣層18之選定部位。該些第一盲孔221可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影製程。可使用脈衝雷射，以提高雷射鑽孔效能。或者，亦可使用雷射掃描光束搭配金屬遮罩。在此，第一盲孔221具有約50微米之直徑。
參見圖6E，將第一導線241形成於第一介電層211上，其中第一導線241自第一介電層211向上延伸，並於第一介電層211上側向延伸，同時向下延伸進入第一盲孔221，以與第二接觸墊115及凸緣層18形成電性接觸。可藉由各種技術沉積單層或多層之第一導線241，其包括電解電鍍、無電電鍍、蒸鍍、濺鍍及其組合。
舉例說明，可先將結構體浸入一活化劑溶液中，因而使第一介電層211可與無電鍍銅產生觸媒反應，接著以無電電鍍方式形成薄銅層，以作為晶種層，然後再以電鍍方式將具有預定厚度之第二銅層鍍於晶種層上，以沉積形成第一導線241作為第一導電層。或者，於沉積電鍍銅層於晶種層上之前，可利用濺鍍方式，於第一介電層211上及第一盲孔221上內成作為晶種層之薄膜(如鈦/銅)。一旦達到預定厚度，對第一導電層(電鍍銅層與晶種層之結合體)進行圖案化，以形成第一導線241。第一導線241可藉由各種技術(包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合)進行圖案化。
又如圖6E所示，凸塊16、黏著層30及導電層36上更形成有被覆層60。被覆層60可藉由製作第一導線241所使用之相同活化劑溶液、無電電鍍銅晶種層、及電鍍銅層沉積而成。較佳地，被覆層60與第一導線241係藉由相同方式同時沉積相同材料，而形成具有與第一導線241相同厚度之被覆層60。未經圖案化銅層之被覆層60係沉積於凸塊16、黏著層30及導電層36之側向底面上並與之接觸，且從下方覆蓋此三者。為便於圖示，凸塊16、導電層36及被覆層60均以單層顯示。由於銅為同質被覆，凸塊16與被覆層60間之界線及導電層36與被覆層60間之界線(均以虛線繪示)可能不易察覺甚至無法察覺。然而，黏著層30與被覆層60間之界線則清楚可見。
為便於圖示，第一導線241於剖視圖中係繪示為一連續電路跡線。第一導線241可提供X與Y方向之水平訊號路由，並可透過第一盲孔221以提供垂直訊號路由(由上至下)。此外，第一導線241可電性連接半導體晶片110及凸緣層18。
於此階段中，如圖6E所示，支撐板101包括凸塊16、凸緣層18、黏著層30、加強層33及被覆層60。支撐板101及內建電子元件110上之增層電路包括第一介電層211及第一導線241。
圖6F為形成第二介電層261之結構剖視圖，其中第二介電層261係設置於第一導線241及第一介電層211上。第二介電層261與第一介電層211一樣，可藉由各種技術沉積，其包括膜壓合、旋轉塗佈、輥輪塗佈及噴塗沉積法，且厚度為50微米。較佳地，第一介電層211與第二介電層261係使用相同方法和相同材料以形成具有相同厚度之介電層。
圖6G為第二介電層261形成有第二盲孔281之結構剖視圖。第二盲孔281係穿透第二介電層261，並顯露第一導線241之選定部位。第二盲孔281與第一盲孔221一樣，可藉由各種技術形成，其包括雷射鑽孔、電漿蝕刻及微影製程，且第二盲孔281之直徑為50微米。較佳地，第一盲孔221與第二盲孔281係使用相同方法形成且具有相同尺寸。
圖6H為形成第二導線291於第二介電層261上之結構剖視圖，其中第二導線291自第二介電層261向上延伸，並於第二介電層261上側向延伸，且向下延伸進入第二盲孔281，以與第一導線241電性接觸，進而電性連接內建電子元件110與凸緣層18。
第二導線291可藉由各種技術如電解電鍍、無電電鍍、蒸鍍、濺鍍及其組合沉積作為第二導電層，然後藉由各種技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合進行圖案化。較佳地，第一導線241與第二導線291使用相同方法和相同材料而形成具有相同厚度之導線。
於此階段中，如圖6H所示，增層電路201包含第一介電層211、第一導線241、第二介電層261及第二導線291
凸塊16於彎折角22處鄰接凸緣層18，並於彎折角24及底板28處鄰接塗覆層60。凸塊16自塗覆層60朝向上方向延伸，自凸緣層18朝向下方向延伸，並與凸緣層18一體成型。凸塊16延伸進入開口32及通孔40後，仍位於開口32及通孔40內之中央位置。凸塊16之底部與黏著層30其接觸塗覆層60之相鄰部份共平面。凸塊16亦接觸黏著層30，並與加強層33保持距離，同時維持平頂金字塔形，其尺寸自塗覆層60處朝凸緣層18向上遞增。
黏著層30在缺口42內接觸且介於凸塊16與加強層33之間，並填滿凸塊16與基板34間之空間。黏著層30在缺口42外則接觸基板34與凸緣層18，同時接觸塗覆層60，並自凸塊16側向延伸至支撐板101之外圍邊緣。此時黏著層30已固化。黏著層30沿側面方向覆蓋且包圍凸塊16之彎折角22,24與漸縮側壁26，且於向上方向覆蓋塗覆層60位於凸塊16周緣外之部份，同時亦於向上方向覆蓋加強層33且於向下方向覆蓋凸緣層18。黏著層30鄰接凸緣層18處具有第一厚度，而鄰接凸塊16處則具有第二厚度，其中第一厚度與第二厚度不同。
圖6I為防焊層301設置於第二介電層261及第二導線291上之結構剖視圖。防焊層301包括顯露第二導線291選定部位之防焊層開孔311，以定義出端子焊墊341。端子焊墊341可用於形成導電連接件(如焊料凸塊、錫球、接腳及其類似物)，以與外部元件或印刷電路板(PCB)導通。防焊層開孔311可藉由各種技術形成，其包括微影製程、雷射鑽孔及電漿蝕刻。
圖6J為支撐板101表面形成有窗口161之結構剖視圖，窗口161係對其內建電子元件110之第一表面111，且窗口161係藉由移除凸塊16之底板28之選定部位、及塗覆層60鄰接底板28之選定部位而形成，進而形成於垂直方向延伸貫穿凸塊16及塗覆層60之穿孔21，其於側向方向延伸跨過大部分之凸塊16，且凸塊16之漸縮側壁26側向覆蓋穿孔21。窗口161從下方顯露膜113及第一介電層211鄰接部分之底板28。窗口161可藉由各種技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合而形成。窗口161之尺寸為10.25微米×8.25微米。
圖6K為圖6J反轉後之結構剖視圖。
圖6L為從內建電子元件110之第一表面111移除膜113之結構剖視圖。膜113可經由UV光分解，使膜113可從內建電子元件110之第一表面111分離，進而透過窗口161從上方顯露內建電子元件110之第一表面111。
於此階段中，如圖6L所示，組裝板100包括增層電路201、內建電子元件110及支撐板101，其中穿孔21係形成於支撐板101並顯露內建電子元件110。支撐板101包括凸塊16、凸緣層18、黏著層30、加強層33及塗覆層60。凸塊16包括彎折角22及24、漸縮側壁26及底板28之選定部位。
圖7為半導體元件91藉由複數凸塊801於窗口161處設置於內建電子元件110上之三維堆疊結構剖視圖。複數凸塊801可包括各種材料如：錫、金或其合金。複數錫球802可藉由多種技術設置於增層電路201之表面，如利用網印法塗上錫膏後再進行回火製程或習知電鍍技術。《實施例2》
圖8為本發明另一實施例之具有延伸窗口161之組裝板100剖視圖。
在本實施例中，組裝板之製作方法與實施例1所述大致相同，惟不同處在於：窗口161係藉由移除彎折角24、凸塊16之全部底板28、及塗覆層60鄰接彎折角24與底板28之選定部位。窗口161之尺寸為11微米×9微米。《實施例3-4》
圖9及圖10為使用基板34作為加強層33之組裝板剖面圖，其中無疊合導電層。
在此些實施例中，不疊合導電層，而單獨使用基板34作為加強層33。支撐板103及104之製作方法分別與實施例1所述之支撐板101及102相同。例如，黏著層30係設置於凸緣層18上，單獨使用基板34之加強層33係設置於黏著層30上，經由施加熱及壓力而使黏著層30流動接著固化，而後於側表面研磨凸塊16、黏著層30及基板34使其平整。最後，如圖9所示，黏著層30接觸基板34及凸緣層18並設置於基板34與凸緣層18之間，側向覆蓋及環繞彎折角22,24及漸縮側壁26，且從上方延伸超過漸縮側壁26、內建電子元件110之第一表面111及第一介電層211。此外，黏著層30於彎折角24處與基板34及凸塊16共平面。或者，如圖10所示，黏著層30接觸基板34及凸緣層18並設置於基板34與凸緣層18之間，側向覆蓋及環繞彎折角22及漸縮側壁26，且從上方延伸超過凸塊16、內建電子元件110之第一表面111及第一介電層211。此外，黏著層30環繞窗口161之外圍邊緣。《實施例5-6》
圖11及圖12為使用導電層作為加強層之組裝板剖視圖。
在此些實施例中，使用厚導電層36作為加強層33，其中省略基板。例如，導電層36之厚度為130微米(而非30微米)，如此一來便可防止導電層36彎曲或晃動。支撐板105及106之製作方法分別與實施例1所述之支撐板101及102大致相同，其中可為導電層36作適當調整。例如，黏著層30係設置於凸緣層18上，導電層36係單獨設置於黏著層30上，經由施加熱及壓力而使黏著層30流動接著固化，而後於側表面研磨凸塊16、黏著層30及導電層36使其平整。最後，如圖11所示，黏著層30接觸導電層36及凸緣層18並設置於導電層36與凸緣層18之間，側向覆蓋及環繞彎折角22,24及漸縮側壁26，且從上方延伸超過漸縮側壁26、內建電子元件110之第一表面111及第一介電層211。此外，黏著層30於彎折角24處與導電層36及凸塊16共平面。或者，如圖12所示，黏著層30接觸導電層36及凸緣層18並設置於導電層36與凸緣層18之間，側向覆蓋及環繞彎折角22及漸縮側壁26，且從上方延伸超過凸塊16、內建電子元件110之第一表面111及第一介電層211。此外，黏著層30環繞窗口161之外圍邊緣。
上述之三維半導體組體與組裝板僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。例如，加強層可包括陶瓷材料或環氧類層壓體，且可嵌埋有單層導線或多層導線。支撐板可包含多個內建電子元件，且增層電路可包括額外之導線以設置額外之內建電子元件。例如，支撐板可包括一個具有穿孔之凸塊以容置內建電子元件，亦可包括複數個凸塊，其係分別具有凹穴以容置被動元件。
如上述實施例所示，本案之半導體元件可獨自使用一內建電子元件，或與其他半導體元件共用一內建電子元件。例如，可將單一半導體元件設置於一內建電子元件上，或將多個半導體元件設置於一內建電子元件上。舉例而言，可將四枚排列成2x2陣列之小型晶片黏附於內建電子元件，而內建電子元件可包括額外之接觸墊以連接更多的晶片焊墊。相較每一晶片設置一內建電子元件，此作法更具經濟效益。本案之半導體元件可為已封裝或未封裝晶片。此外，該半導體元件可為裸晶片、柵格陣列封裝(LGA)或方形扁平無引腳封裝(QFN)等。可利用多種連結媒介(如金凸塊或錫凸塊)將半導體元件機械性連結及電性連結至內建電子元件。此外，凸塊可依內建電子元件而量身訂做，例如，凸塊之底板可為正方形或矩形，俾與內建電子元件之形狀相同或相似。
支撐板可提供內建電子元件及增層電路堅固之機械支撐力，且加強層可提供支撐板足夠地支撐力。此外，支撐板中之黏著層可於凸塊/凸緣層與加強層間提供一致之界線
凸塊/凸緣層可在研磨金屬時、設置內建電子元件時、及形成增層電路時防止支撐板彎曲變形。
在本文中，「鄰接」一詞意指元件係一體成型形成單一個體)或相互接觸(彼此無間隔或未隔開)。例如，凸塊鄰接凸緣層，但並未鄰接加強層。
「重疊」一詞意指位於上方並延伸於一下方元件之周緣內。「重疊」包含延伸於該周緣之內、外或坐落於該周緣內。例如，在凹穴朝上之狀態下，本案之凸緣層係重疊於加強層，此乃因一假想垂直線可同時貫穿該凸緣層與該加強層，不論凸緣層與加強層之間是否存有另一同樣被該假想垂直線貫穿之元件(如黏著層)，且亦不論是否有另一假想垂直線僅貫穿凸緣層而未貫穿加強層(亦即位於加強層之凹穴內)。同樣地，黏著層係重疊於加強層，凸緣層係重疊於黏著層，且黏著層被加強層重疊。此外，「重疊」與「位於上方」同義，「被重疊」則與「位於下方」同義。
「接觸」一詞意指直接接觸。例如，加強層接觸黏著層但並未接觸凸塊。
「覆蓋」一詞意指於垂直及/或側面方向上完全覆蓋。例如，在凹穴朝上之狀態下，若凸塊之底板未移除，則凸塊從下方覆蓋內建電子元件，但內建電子元件並未從上方覆蓋凸塊。
「層」字包含圖案化及未圖案化之層體。例如，當加強層包括導電層且基板設置於黏著層上時，導電層可為基板上一空白未圖案化之平板。此外，「層」可包含複數疊合層。
「開口」、「通孔」與「穿孔」等詞同指貫穿孔洞。例如，凹穴朝下之狀態下，凸塊插入黏著層之開口後，其係朝向上方向從黏著層中露出。同樣地，凸塊插入層壓結構之通孔後，其係朝向上方向從加強層中露出。
「插入」一詞意指元件間之相對移動。例如，「將凸塊插入通孔中」包含：凸緣層固定不動而由加強層朝凸緣層移動；加強層固定不動而由凸緣層朝加強層移動；或凸緣層與加強層兩者彼此靠合。又例如，「將凸塊插入(或延伸至)通孔內」包含：凸塊貫穿(穿入並穿出)通孔；以及凸塊插入但未貫穿(穿入但未穿出)通孔。
「彼此靠合」一語意指元件間之相對移動。例如，「凸緣層與加強層彼此靠合」包含：凸緣層固定不動而由加強層朝凸緣層移動；加強層固定不動而由凸緣層朝加強層移動；以及凸緣層與加強層相互靠近。
「對準」一詞意指元件間之相對位置。例如，當黏著層已設置於凸緣層上、加強層已設置於黏著層上、凸塊已插入並對準開口且通孔已對準開口時，無論凸塊係插入通孔或位於通孔下方且與其保持距離，凸塊均已對準通孔。
「設置於」一語包含與單一或多個支撐元件間之接觸與非接觸。例如，內建電子元件係設置於凸塊上，不論此內建電子元件係實際接觸該凸塊或與該凸塊以膜相隔。
「黏著層於缺口內…」一語意指位於缺口中之黏著層。例如，「黏著層於缺口內延伸跨越加強層」意指缺口內之黏著層延伸跨越加強層。同樣地，「黏著層於缺口內接觸且介於凸塊與加強層之間」意指缺口中之黏著層接觸且介於缺口內側壁之凸塊與缺口外側壁之加強層之間。
「電性連接(或連結)」一詞意指直接或間接電性連接(或連結)。例如，半導體元件之接觸墊鄰接且電性連接至第一導線，同時與第二導線保持距離，且藉由第一導線而電性連接至第二導線。
「上方」一詞意指向上延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在凹穴朝下之狀態下，凸塊係延伸於凸緣層上方，鄰接於凸緣層並自凸緣層突伸而出。
「下方」一詞意指向下延伸，且包含鄰接與非鄰接元件以及重疊與非重疊元件。例如，在凹穴朝上之狀態下，凸塊係延伸於凸緣層下方，鄰接凸緣層並自凸緣層向下突伸而出。同樣地，凸塊即使並未鄰接加強層或被加強層重疊，其仍可延伸於加強層下方。
「第一垂直方向」及「第二垂直方向」並非取決於電子組體(或組裝板)之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，凸塊係朝第二垂直方向垂直延伸至加強層外，並朝第一垂直方向垂直延伸至凸緣層外，此與組裝板是否倒置無關。同樣地，凸緣層係沿一側向平面自凸塊「側向」延伸，此與組體是否倒置、旋轉或傾斜無關。因此，該第一及第二垂直方向係彼此相對且垂直於側面方向，此外，側向對齊之元件係在垂直於第一與第二垂直方向之側向平面上彼此共平面。再者，當凹穴向上時，第一垂直方向為向下方向，第二垂直方向為向上方向；當凹穴向下時，第一垂直方向為向上方向，第二垂直方向為向下方向。
本發明之組裝板及使用其之半導體組體具有多項優點。該組裝板及半導體組體之可靠度高、價格平實且極適合量產。與於高I/O元件間提供中介層、及具有核心層之高密度連接基板之習知技術相比，本發明可大幅提升電效能、並可藉由使用無芯增層電路減少產品厚度。
本案之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性連結、熱連結及機械性連結技術。此外，本案之製作方法不需昂貴工具即可實施。因此，相較於傳統封裝技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
精於此項技藝之人士針對本文所述之實施例當可輕易思及各種變化及修改之方式。例如，前述之材料、尺寸、形狀、大小、步驟之內容與步驟之順序皆僅為範例。本領域人士可於不悖離如隨附申請專利範圍所定義之本發明精神與範疇之條件下，進行變化、調整與均等技藝。
10‧‧‧金屬板
13‧‧‧連線基板
15‧‧‧中介層
16‧‧‧凸塊
17‧‧‧覆晶
18‧‧‧凸緣層
20‧‧‧凹穴
22,24‧‧‧彎折角
26‧‧‧漸縮側壁
28‧‧‧底板
30‧‧‧黏著層
32‧‧‧開口
33‧‧‧加強層
34‧‧‧基板
36‧‧‧導電層
40‧‧‧通孔
42‧‧‧缺口
60‧‧‧被覆層
91‧‧‧半導體元件
100‧‧‧組裝板
101-106‧‧‧支撐板
110‧‧‧內建電子元件
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧膜
114‧‧‧第一接觸墊
115‧‧‧第二接觸墊
131‧‧‧核心層
132‧‧‧增層電路
133‧‧‧層間連接區
134‧‧‧鍍通孔
161‧‧‧窗口
201‧‧‧增層電路
211‧‧‧第一介電層
221‧‧‧第一盲孔
241‧‧‧第一導線
261‧‧‧第二介電層
281‧‧‧第二盲孔
291‧‧‧第二導線
301‧‧‧防焊層
311‧‧‧防焊層開孔
341‧‧‧端子焊墊
801‧‧‧複數凸塊
802‧‧‧複數錫球
D1,D2‧‧‧距離
T1‧‧‧第一厚度
T2‧‧‧第二厚度
圖1係習知之三維覆晶組體之剖視圖。
圖2A及2B為本發明一實施例之凸塊與凸緣層剖視圖。
圖2C及2D分別為圖2B之俯視圖及仰視圖。
圖3A及3B為本發明一實施例之黏著層剖視圖。
圖3C及3D分別為圖3B之俯視圖及仰視圖。
圖4A及4B為本發明一實施例之包含基板及導電層之加強層剖視圖。
圖4C及4D分別為圖4B之俯視圖及仰視圖。
圖5A至5E為本發明一實施例之支撐板製作方法剖視圖。
圖6A至6L為本發明一實施例之包含內建電子元件、支撐板及無芯增層電路之組裝板製作方法剖視圖。
圖7為本發明一實施例之組裝板包含半導體元件設置於內建電子元件之三維組體剖視圖。
圖8為本發明另一實施例之包含無芯增層電路、內建電子元件、支撐板及擴大窗口之組裝板剖視圖。
圖9及圖10為本發明再一實施例之包含無芯增層電路、內建電子元件及支撐板之組裝板剖視圖，其中支撐板係使用基板作為加強層。
圖11及圖12為本發明又一實施例之包含無芯增層電路、內建電子元件及支撐板之組裝板剖視圖，其中支撐板係使用導電層作為加強層。
16‧‧‧凸塊
18‧‧‧凸緣層
22,24‧‧‧彎折角
26‧‧‧漸縮側壁
28‧‧‧底板
30‧‧‧黏著層
32‧‧‧開口
33‧‧‧加強層
40‧‧‧通孔
42‧‧‧缺口
60‧‧‧被覆層
101‧‧‧支撐板
110‧‧‧內建電子元件
113‧‧‧膜
201‧‧‧增層電路
211‧‧‧第一介電層
241‧‧‧第一導線
281‧‧‧第二盲孔
261‧‧‧第二介電層
291‧‧‧第二導線

权利要求:
Claims (12)
[1] 一種三維半導體組裝板，包括：一支撐板，係包含一凸塊、一凸緣層、一加強層、一黏著層及一穿孔，其中(i)該凸塊鄰接該凸緣層並與該凸緣層一體成型，且自該凸緣層朝一第一垂直方向延伸；(ii)該凸緣層自該凸塊朝垂直於該第一垂直方向之側面方向側向延伸；(iii)該穿孔延伸進入該凸塊，且由該凸塊之一側壁側向覆蓋該穿孔；(iv)該加強層包含一通孔，且該凸塊延伸進入該通孔；以及(v)該黏著層包含一開口，且該凸塊延伸進入該開口，及該黏著層接觸該凸塊、該凸緣層及該加強層，並設於該凸塊與該加強層之間及該凸緣層與該加強層之間，並自該凸塊側向延伸進入該組裝板之外圍邊緣；一內建電子元件，係包含一第一接觸墊及一第二接觸墊並延伸進入該穿孔，其中該第一接觸墊面朝該第一垂直方向，及該第二接觸墊面朝一第二垂直方向；以及一無芯增層電路，係自該內建電子元件及該凸緣層朝該第二垂直方向延伸，且包含一第一介電層、一第一盲孔及一第一導線，其中該第一介電層中之該第一盲孔係對準該內建電子元件之該第二接觸墊，且該第一導線自該第一介電層朝該第二垂直方向延伸，並朝該第一垂直方向延伸貫穿該第一盲孔而直接接觸該第二接觸墊。
[2] 如申請專利範圍第1項所述之三維半導體組裝板，其中，該內建電子元件與該無芯增層電路間之電性連結係無焊料存在。
[3] 如申請專利範圍第1項所述之三維半導體組裝板，其中，該無芯增層電路之該第一介電層更延伸進入該穿孔，並設於該內建電子元件之外圍邊緣與該凸塊之間。
[4] 如申請專利範圍第1項所述之三維半導體組裝板，其中，該無芯增層電路藉由對準該凸緣層之另一第一盲孔，而於該凸緣層與該支撐板熱連結及電性連結，且該第一導線朝該第一垂直方向延伸貫穿該另一第一盲孔。
[5] 如申請專利範圍第1項所述之三維半導體組裝板，其中，該無芯增層電路更包括：一第二介電層，其自該第一介電層及該第一導線朝該第二垂直方向延伸，且包含對準該第一導線之一第二盲孔；以及一第二導線，其自該第二介電層朝該第二垂直方向延伸並於該第二介電層上側向延伸，且朝該第一垂直方向穿過該第二盲孔延伸進入該第一導線，以電性連結該第一導線。
[6] 如申請專利範圍第1項所述之三維半導體組裝板，其中，該內建電子元件係為一中介層，其具有一貫穿孔以電性連結該第一接觸墊與該第二接觸墊。
[7] 一種三維半導體組裝板，包括：一支撐板，係包含一凸塊、一凸緣層、一黏著層及一穿孔，其中(i)該凸塊鄰接該凸緣層並與該凸緣層一體成型，且自該凸緣層朝一第一垂直方向延伸；(ii)該凸緣層自該凸塊朝垂直於該第一垂直方向之側面方向側向延伸；(iii)該穿孔延伸進入該凸塊，且由該凸塊之一側壁側向覆蓋該穿孔；以及(iv)該黏著層包含一開口，且該凸塊延伸進入該開口，及該黏著層接觸該凸塊及該凸緣層，並側向覆蓋、包圍且同形被覆該組裝板之外圍邊緣；一內建電子元件，係包含一第一接觸墊及一第二接觸墊並延伸進入該穿孔，其中該第一接觸墊面朝該第一垂直方向，及該第二接觸墊面朝一第二垂直方向；以及一無芯增層電路，係自該內建電子元件及該凸緣層朝該第二垂直方向延伸，且包含一第一介電層、一第一盲孔及一第一導線，其中該第一介電層中之該第一盲孔係對準該內建電子元件之該第二接觸墊；且該第一導線自該第一介電層朝該第二垂直方向延伸，並朝該第二垂直方向穿過該第一盲孔延伸，及直接接觸該第二接觸墊。
[8] 如申請專利範圍第7項所述之三維半導體組裝板，其中，該內建電子元件與該無芯增層電路間之電性連結係無焊料存在。
[9] 如申請專利範圍第7項所述之三維半導體組裝板，其中，該無芯增層電路之該第一介電層更延伸進入該穿孔，並設於該內建電子元件之外圍邊緣與該凸塊之間。
[10] 如申請專利範圍第7項所述之三維半導體組裝板，其中，該無芯增層電路藉由對準該凸緣層之另一第一盲孔，而於該凸緣層與該支撐板熱連結及電性連結，且該第一導線朝該第一垂直方向延伸貫穿該另一第一盲孔。
[11] 如申請專利範圍第7項所述之三維半導體組裝板，其中，該無芯增層電路更包括：一第二介電層，其自該第一介電層及該第一導線朝該第二垂直方向延伸，且包含對準該第一導線之一第二盲孔；以及一第二導線，其自該第二介電層朝該第二垂直方向延伸並於該第二介電層上側向延伸，且朝該第一垂直方向穿過該第二盲孔延伸進入該第一導線，以電性連結該第一導線。
[12] 如申請專利範圍第7項所述之三維半導體組裝板，其中，該內建電子元件係為一中介層，其具有一貫穿孔以電性連結該第一接觸墊與該第二接觸墊。

类似技术:

公开号 | 公开日 | 专利标题

TWI485816B|2015-05-21|具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板

TWI466244B|2014-12-21|具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法

US8865525B2|2014-10-21|Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby

TWI508196B|2015-11-11|具有內建加強層之凹穴基板之製造方法

TWI529879B|2016-04-11|中介層上設有面對面晶片之半導體元件及其製作方法

JP3945483B2|2007-07-18|半導体装置の製造方法

JP4055717B2|2008-03-05|半導体装置およびその製造方法

TWI465163B|2014-12-11|具有內建加強層之凹穴基板及其製造方法

US7528480B2|2009-05-05|Circuit board, semiconductor device, and manufacturing method of circuit board

US20140246227A1|2014-09-04|Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby

JP2006173232A|2006-06-29|半導体装置およびその製造方法

US20140291001A1|2014-10-02|Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby

TW201405720A|2014-02-01|具有一體化結構組件的多層電子支撐結構

US8895380B2|2014-11-25|Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby

TWI487043B|2015-06-01|製造具有內建定位件之複合線路板之方法

TWI517319B|2016-01-11|於中介層及無芯基板之間具有雙重連接通道之半導體組體

TW201517224A|2015-05-01|半導體裝置以及其製備方法

US20130277832A1|2013-10-24|Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby

TWI590397B|2017-07-01|具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法

CN102655715A|2012-09-05|柔性印刷电路板及其制造方法

CN214381578U|2021-10-08|线路板

KR20130028583A|2013-03-19|회로기판의 제조방법 및 회로기판

同族专利:

公开号 | 公开日

CN103107144A|2013-05-15|

CN103107144B|2015-07-08|

TWI485816B|2015-05-21|

US20130032938A1|2013-02-07|

US8614502B2|2013-12-24|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI685935B|2014-07-23|2020-02-21|日商吉帝偉士股份有限公司|半導體裝置及其製造方法|US6555906B2|2000-12-15|2003-04-29|Intel Corporation|Microelectronic package having a bumpless laminated interconnection layer|

JP3615727B2|2001-10-31|2005-02-02|新光電気工業株式会社|半導体装置用パッケージ|

US6750397B2|2002-02-15|2004-06-15|Advanced Semiconductor Engineering, Inc.|Thermally enhanced semiconductor build-up package|

JP3908113B2|2002-07-30|2007-04-25|株式会社住友金属エレクトロデバイス|放熱型ｂｇａパッケージ及びその製造方法|

JP2004281830A|2003-03-17|2004-10-07|Shinko Electric Ind Co Ltd|半導体装置用基板及び基板の製造方法及び半導体装置|

JP2004296565A|2003-03-26|2004-10-21|Sumitomo Metal Electronics Devices Inc|半導体素子収納用パッケージの製造方法|

US6875921B1|2003-10-31|2005-04-05|Xilinx, Inc.|Capacitive interposer|

US7042077B2|2004-04-15|2006-05-09|Intel Corporation|Integrated circuit package with low modulus layer and capacitor/interposer|

KR100704919B1|2005-10-14|2007-04-09|삼성전기주식회사|코어층이 없는 기판 및 그 제조 방법|

JP2007123524A|2005-10-27|2007-05-17|Shinko Electric Ind Co Ltd|電子部品内蔵基板|

CN2881956Y|2005-12-26|2007-03-21|威盛电子股份有限公司|晶片封装体|

TWI357653B|2007-08-16|2012-02-01|||

US8058723B2|2008-03-19|2011-11-15|Phoenix Precision Technology Corporation|Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof|

US8324723B2|2008-03-25|2012-12-04|Bridge Semiconductor Corporation|Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump|

JP5356876B2|2008-03-28|2013-12-04|日本特殊陶業株式会社|多層配線基板及びその製造方法|

JP5155890B2|2008-06-12|2013-03-06|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|

US7851269B2|2009-02-19|2010-12-14|Intel Corporation|Method of stiffening coreless package substrate|

US20120126399A1|2010-11-22|2012-05-24|Bridge Semiconductor Corporation|Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry|

US8927339B2|2010-11-22|2015-01-06|Bridge Semiconductor Corporation|Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry|

US8343808B2|2010-11-22|2013-01-01|Bridge Semiconductor Corporation|Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry|

US8841171B2|2010-11-22|2014-09-23|Bridge Semiconductor Corporation|Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry|US8901435B2|2012-08-14|2014-12-02|Bridge Semiconductor Corporation|Hybrid wiring board with built-in stopper, interposer and build-up circuitry|

US8803310B1|2013-02-08|2014-08-12|Unimicron Technology Corp.|Embedded electronic device package structure|

KR101462770B1|2013-04-09|2014-11-20|삼성전기주식회사|인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지|

US9685414B2|2013-06-26|2017-06-20|Intel Corporation|Package assembly for embedded die and associated techniques and configurations|

US10062663B2|2015-04-01|2018-08-28|Bridge Semiconductor Corporation|Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same|

JP6789886B2|2017-06-09|2020-11-25|株式会社東芝|電子装置|

CN111128948A|2019-12-30|2020-05-08|上海先方半导体有限公司|一种实现埋入式转接板与基板共面性的结构及其制造方法|

法律状态:
2018-02-21| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

US201161558011P| true| 2011-11-10|2011-11-10||

US13/456,293|US8614502B2|2011-08-03|2012-04-26|Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device|

[返回顶部]